Memandangkan inti hanya mempunyai ruang yang terhad, membina pemandu sebagai modul seboleh mungkin. Untuk menambah sokongan baru kepada inti atau recompiling dengan pilihan yang lebih khusus, anda akan perlu untuk mempunyai X86 untuk linux serasi hos tersedia yang boleh mengendalikan menyusun salib. dalam format mampatan yang dipanggil zImage. Jika anda perlu untuk memendekkan saiz, cuba termasuk perubahan inti anda sebagai modul sebaliknya. Sebaliknya anda perlu mengubah saiz petak kernel untuk mengira perbezaan saiz. Mengambil semula bahagian untuk contoh-contoh penulisan ini ke cakera. Sekarang bahawa anda mempunyai inti yang anda boleh memasang seperti saham kami. Anda boleh mereka gunakan modprobe untuk memuatkan modul individu.
Anda boleh memuat turun tsctl sumber di sini. untuk membina semula Peta pergantungan. Tsctl Perpustakaan dan rangkaian perkhidmatan juga disediakan untuk memudahkan berkomunikasi dengan pelbagai peralatan dan peranti TS standard seperti DIO, boleh, SPI, I2C, PC104, dan banyak lagi. API menyokong C API, TCP perduaan antaramuka, protokol teks, dan membentangkan JSON Perkhidmatan untuk membolehkan pilihan fleksibel untuk berhubung dengan perkakasan. Anda juga boleh menyalin modul individu untuk inti anda sedia ada yang menganggap inti adalah versi sebenar sama seperti yang telah dipasang dan anda menggunakan toolchain yang sama.
Ini akan menyebabkan tsctl untuk dikeluarkan kepada latar belakang dan melihat untuk sambungan tcp masuk. Sebaik sahaja disambungkan, anda boleh mengikuti langkah seterusnya untuk membina dan memasang tsctl. FPGA itu termasuk teras untuk berkomunikasi dengan pengawal MCP3428 ADC yang kami menggunakan pada beberapa baseboards kami. saluran berakhir dipilih menggunakan analog muxes dikawal oleh garisan AN_SEL. adalah 0 hingga 10. Kerana baseboards yang berbeza menggunakan pin berbeza untuk AN_SEL, suatu Daftar juga disediakan untuk memilih baris yang betul. Ia tidak boleh dicuba dan dengan penukaran nilai Daftar akan mengandungi nilai yang usang dan tak bererti.
Topeng saluran mendaftar kawalan saluran yang dibolehkan. Lebih banyak saluran yang dibolehkan, rendah kelajuan pensampelan pada setiap saluran. yang mengesan ID baseboard yang. mempunyai ID baseboard 7 yang boleh digunakan untuk mengesan baseboard di dalam Kod. Perpustakaan perisian TSCTL digunakan untuk mengakses kefungsian para pengawal boleh dua. Sila lihat tsctl untuk sokongan perisian yang boleh antara muka.
anda juga mempunyai tranceiver boleh yang kedua. Laman produk MX515 atau CPU Manual. Lihat halaman tsctl untuk dokumentasi pada komunikasi dengan yang boleh bas.
Pengawal Ethernet dengan sokongan yang dibina ke dalam Linux kernel. IP untuk mengawal antaramuka ini. Mengkonfigurasi seksyen rangkaian untuk maklumat lanjut. Bagi khusus antaramuka ini sila lihat CPU manual. dicapai melalui lapisan perisian yang sudah akan ditulis, sesetengah ciri mungkin memerlukan bercakap secara langsung dengan FPGA itu. Spesifikasi soket yang tidak diperuntukkan oleh CPU akan dilaksanakan FPGA seboleh mungkin. FPGA yang disambungkan ke CPU oleh pengawal memori statik, dan hasilnya FPGA yang boleh menyediakan Daftar-Daftar dalam ruang ingatan CPU.
Semua teras FPGA kami akan itu daripada alamat ini. gz pada akar initrd untuk membuat papan yang memuatkan bitstream pada permulaan. FPGA yang mempunyai keupayaan untuk dimuatkan pada permulaan dan mengubah Syarikat sendiri dengan tatarajah yang berbeza. Walaupun beberapa teras mempunyai Daftar 8 bit, ini dicapai menggunakan tetingkap memori. Untuk mengakses bersandarkan FPGA, anda perlu menggunakan 16 bit membaca dan menulis ke alamat asas 0xb0000000. Kita mempunyai beberapa perubahan untuk FPGA itu semasa hayat untuk menetapkan apa-apa pepijat yang ditemui. Jika kita tidak mempunyai konfigurasi yang anda perlukan, anda boleh membina sebuah bitstream yang baru, atau hubungi kami untuk Perkhidmatan Kejuruteraan kami.
Anda boleh menggunakan opencore untuk dan tambah nilai bitstream untuk mendapatkan pembetulan tempahan, walaupun bootrom pengemaskinian hanya boleh dimohon dengan mengemukakan RMA satu Lembaga anda. Linux mengendalikan ini secara automatik. Baiki Bootrom framebuffer but semula isu. Jika berminat, sila hubungi kami. Opencore FPGA sumber-sumber yang boleh didapati di sini. Kami tidak menyediakan sokongan untuk opencores di bawah sokongan percuma, Walau bagaimanapun kami menawarkan adat FPGA pengaturcaraan Perkhidmatan.
Anda boleh memuat turun kekisi Diamond dari laman mereka. Kami telah menyediakan projek opencore yang memberikan anda keupayaan untuk mengubah Syarikat FPGA tersebut semasa sama ada mengekalkan atau mengalih keluar kefungsian kami yang anda pilih. Sumber-sumber kod dalam verilog, dan kami menggunakan kekisi Diamond untuk menjana fail JEDEC.
Untuk perubahan yang lebih maju, anda mungkin kelihatan untuk opencores. Ini akan membina satu fail jedec dalam direktori projek. org yang mempunyai banyak contoh FPGA teras.
Sistem linux, sama ada x86 serasi atau LENGAN, kami menyediakan satu aplikasi yang dipanggil jed2vme. Kami juga mempunyai sumber-sumber di sini. Versi mereka menulis berkelip dan kerana opencores yang tidak mengandungi bootrom yang ini akan bata Lembaga anda. Kerana ruang terpaksa di initrd yang disarankan untuk gzip fail seperti yang ditunjukkan dalam contoh jed2vme. lalai FPGA SRAM beban. mempunyai beberapa IRQs yang boleh digunakan oleh peranti luaran. Jika sesuatu berlaku, anda boleh mengambil semula onboard flash offboard flash atau microSD Kad.
akan menggantikan memori flash FPGA tersebut dan hanya akan memuatkan kandungan SRAM FPGA, membuat sistem unbrickable jika sesuatu yang harus pergi salah. Sila lihat Bab 3 manual CPU untuk senarai yang lengkap semua IRQs yang disediakan. Kita termasuk tampalan IRQ userspace kernels kami.
Patch asal adalah didokumenkan di sini. Ini membolehkan anda untuk menerima mengganggunya daripada permohonan anda di mana anda biasanya perlu menulis pemacu inti. Soket papan menjalankan Linux. LED yang mempunyai tingkah laku yang 4 dari perisian lalai. Fail irq baru membolehkan anda menyekat pada bacaan yang pada fail sehingga sampukan kebakaran. Atas semua baseboards kami kami termasuk 2 penunjuk LED yang berada di bawah kawalan perisian.
Ini membuka jumlah IRQ yang dinyatakan dalam hujah pertama dan cetakan apabila ia mengesan IRQ untuk. Pengawal sentiasa mengeset semula Lembaga Pengarah. Sebaik sahaja ia menentukan ini adalah tidak peranti storan massa merah LED akan padam balik. Sebaik sahaja sistem telah telah but dengan inti dan skrip pemula dilaksanakan, ia akan menyemak peranti USB dan kemudian menentukan jika ia merupakan peranti storan massa. Ini biasanya diberi oleh ts4800ctl apabila media but sah yang telah bermula. Seksyen pemerhati untuk maklumat lanjut. Ini berlaku apabila sistem tidak dapat mencari peranti but yang sah, atau pengawal adalah sebaliknya tidak disuap.
FPGA yang ini tidak dapat dimulakan. Biasanya sama ada Lembaga Pengarah adalah tidak dibekalkan dengan voltan cukup, atau FPGA yang telah rosak jika tidak. CPLD yang merangkumi semua DIO dan PC104. Masa MUXBUS juga mempengaruhi komunikasi dengan peralatan PC104.
MUXBUS ini adalah bas antara FPGA pada macrocontroller itu untuk berkomunikasi dengan offboard CPLD. Syscon membolehkan membolehkan dan mengkonfigurasi kelajuan bas ini. Jika 5V stabil yang sedang disediakan dan bekalan mampu menyediakan di-kurangnya 1A hingga macrocontroller, RMA yang adalah dicadangkan. Untuk maklumat lanjutan mengenai MUXBUS ini, rujuk kepada butir-butir pelaksanaan tersebut di sini. Lembaga Pengarah ini MUXBUS dalam tetingkap ingatan boleh didapati di 0xb0017000. Penyesuai mengendalikan pelarasan ini. Seterusnya 64KB adalah bas luar dalam mod 8 bit.
64KB pertama memwindow Ruang adalah menggunakan bas luar dalam mod 16 bit. Skim ini membolehkan memwindow ciri-ciri pengoptimuman muxbus 8 bit. Untuk 8 bit mod, teras memwindow akan mengeluarkan 8 bit wishbone kitaran, tetapi teras luar bas menjangkakan kitaran 16 bit. Lembaga Pengarah 8 bit SRAM. Tulis 1 16 bit data mendaftar untuk menulis kitaran 2 x 8 bit.
Menulis nilai 16 bit 2 untuk melaksanakan 1 kitaran 32 bit. Daftar data 1 akan Abaikan 0x2 dan akan kenaikan alamat. Lembaga Pengarah peralatan seperti alat PC104. biasanya digunakan untuk spiflash dalam pesawat. digunakan untuk offboard spiflash. Menubuhkan muxbus masa register.
Bermula dengan mengimbangi 0x40 mengenai perkara ini dalam siri. Apabila mencapai data mendaftar 2 kenaikan automatik akan melangkah alamat dengan bilangan bait yang ditulis setiap masa, sebaliknya menulis berulang kali akan pergi ke alamat yang sama. Technologic SPI sistem pengawal manipulasi.
Pengawal SPI adalah satu teras FPGA yang diakses menggunakan spictl. Memilih cip 2 sentiasa tersedia dalam Lembaga Pengarah siri Cavium. Utiliti spictl juga boleh menjalankan sebagai pelayan TCP yang membenarkan anda mengakses dengan mudah SPI dalam permohonan anda. hex octets adalah bait perenambelasan. Paket aliran data ke pelayan spictl terdiri daripada opcodes dan operands.
Opcode setiap adalah satu bait panjang dan boleh mengkod sebahagian atau operan. Jumlah cip dikodkan di dalam LSB dua. Selain itu, dua bait tambahan ikut sebagai operands.
Opcodes beberapa Tentukan bahawa tambahan bait data mengikut mengandungi baki operands itu. endian dikodkan nilai jam. Nilai ini didarabkan dengan 2048 adalah kekerapan jam SPI untuk digunakan. Bilangan bait untuk membaca mesti menjadi sebuah kuasa dua, dikodkan di dalam lsb 6. Opcode ini encodes pada sebagai opcode tulis. Bit enam ini mewakili nombor untuk menaikkan 2 kuasa untuk mendapatkan panjang. Selepas bait opcode, bilangan bait untuk menulis berikut sebagai operands itu. Bilangan bait untuk menulis dikodkan dengan cara yang sama untuk opcode Baca.
mempunyai contoh kedua yang bertindak sebagai klien kepada pelayan.